

Nível de Lógica Digital

(parte 6)




UNIFEI

Universidade Federal de Itajubá

IMC – Instituto de Matemática e Computação


Prof. Carlos Minoru Tamaki

Chips de CPU



Pinagem lógica de uma CPU genérica. As setas indicam sinais de entrada e sinais de saída. Os segmentos de reta diagonal indicam que são utilizados vários pinos. Há um número que indica quantos são os pinos para uma CPU específica.

Barramentos de computador




Sistema de computador com vários barramentos.

Barramentos de computador

Mestre	Escravo	Exemplo
CPU	Memória	Buscar instruções e dados
CPU	Dispositivo de E/S	Iniciar transferência de dados
CPU	Co-processador	CPU que passa instruções para o co-processador
E/S	Memória	DMA (acesso direto à memória)
Co-processador	CPU	Co-processador que busca operandos na CPU


Barramentos de computador

Largura do barramento



Crescimento de um barramento de endereço ao longo do tempo.

Relógio do barramento



Temporização de leitura em um barramento síncrono.


Relógio do barramento

Símbolo	Parâmetro	Mín.	Máx.	Unidade
T_{AD}	Atraso de saída do endereço		4	nsec
T_{ML}	Endereço estável antes de $\overline{MREQ}$	2		nsec
T_M	Atraso de $\overline{MREQ}$ desde a borda descendente de Φ em T1		3	nsec
T_{RL}	Atraso de RD desde a borda descendente de Φ em T1		3	nsec
T_{DS}	Tempo de ajuste dos dados antes da borda descendente de Φ	2		nsec
T_{MH}	Atraso de $\overline{MREQ}$ desde a borda descendente de Φ em T3		3	nsec
T_{RH}	Atraso de $\overline{RD}$ desde a borda descendente de Φ em T3		3	nsec
T_{DH}	Tempo de sustentação dos dados desde a negação de $\overline{RD}$	0		nsec

(b)

Especificação de alguns tempos críticos.

Barramentos assíncronos




Operação de um barramento assíncrono.

A parte essencial consiste em quatro partes:

1. $\overline{MSYN}$ é ativado
2. $\overline{SSYN}$ é ativado em resposta à $\overline{MSYN}$
3. $\overline{MSYN}$ é negado em resposta $\overline{SSYN}$
4. $\overline{SSYN}$ é negado em resposta à negação de $\overline{MSYN}$


Arbitragem de barramento



(a) Árbitro de barramento centralizado de um nível usando encadeamento em série (daisy chaining).


(b) O mesmo árbitro usando dois níveis.

Arbitragem de barramento




Arbitragem de barramento descentralizada.

Operações de barramento



Transferência de bloco.


Operações de barramento



Utilização do controlador de interrupção 8259A.


O Core i7



Figura 3.44 Disposição física dos pinos no Core i7.



O Core i7


Figura 3.45 Pinagem lógica do Core i7.






O Core i7

Figura 3.46 Requisições de memória com paralelismo na interface DDR3 do Core i7.




O OMAP4430

Figura 3.48 A pinagem sistema-em-um-chip OMAP4430.




O OMAP4430

Figura 3.47 Organização interna do sistema-em-um-chip OMAP4430.






TI OMAP5430 SoC




O ATmega168

Figura 3.49 Pinagem física do ATmega168.




O ATmega168

Figura 3.50 Arquitetura interna e pinagem lógica do ATmega168.



○ Atmega168 - Arduino Uno




AVR DIGITAL ANALOG POWER SERIAL SPI I2C PWM INTERRUPT



2014 by Bouni
Photo by Arduino.cc

○ Atmega168 - Arduino Nano



Source: Fritzing

Bibliografia

- Organização Estruturada de Computadores – Andrew S. Tanenbaum, Tood Austin – 6ª Edição 2013 Prentice Hall
- Arquitetura e Organização de Computadores – William Stallings – 11ª Edição 2024 Prentice Hall
- Diversos sites da internet para imagens